导读 Chiplet的设计是当前行业趋势之一。这可能是将各种小芯片连接到基本裸片，但是对于高性能计算(HPC)，它通常涉及将一个大裸片划分为多个较小
Chiplet的设计是当前行业趋势之一。这可能是将各种小芯片连接到基本裸片，但是对于高性能计算(HPC)，它通常涉及将一个大裸片划分为多个较小的小芯片，然后使用高级封装技术来实现尽可能接近单片集成的性能。尽管先进的封装成本可以部分抵消所节省的成本，但由于采用了较小的硅芯片，因此可以提高总产量，从而提高成本。
台积电和Arm在星期四介绍的系统由两个小芯片组成。每个7nm FinFET小芯片具有四个通过“双向互连网状总线”连接的Cortex-A72内核。小芯片具有2MB的L2和6MB的L3缓存。核心和网格均以4GHz运行。
芯片间互连由衬底上晶圆上晶片(CoWoS)中介层组成。更具体地说，它使用了台积电即将推出的LIPINCON互连架构，该架构代表低压封装内部互连。它是台积电(TSMC)替代英特尔AIB和即将推出的MDIO小芯片互连的替代品，英特尔将其与EMIB封装技术一起使用。从这个意义上说，LIPNCON对CoWoS而言就像AIB或MDIO对EMIB一样。
LIPINCON的工作电压为0.3V，每个引脚的带宽为8Gb / s，总带宽为320GB / s。要求带宽密度为1.6Tb / s / mm2。它的能量效率为0.56pJ / bit。作为参考，AMD的非插入式Infinity Fabric的功耗约为2pJ / bit，而英特尔声称EMIB的功耗为0.3pJ / bit，MDIO的功耗为0.5pJ / bit。
该公告的意义不仅仅在于台积电已经生产了小芯片或插入器设计。其中很多人已经产生，如Xilinx”四小芯片的FPGA和转换的设计，即使用中介为HBM集成。相反，这是台积电对其LIPINCON互连进行概念验证的方法，明年可能将其应用于商业产品。