Kioxia Corp.开发了世界上第一个采用特殊设计的半圆形浮栅(FG)单元的三维(3D)半圆形分裂栅闪存单元结构“ Twin BiCS FLASH”。
该公司(以前是东芝存储器公司)表示，与传统的环形电荷陷阱(CT)单元相比，Twin BiCS FLASH具有“更好的程序斜率和更大的程序/擦除窗口，并且其单元尺寸要小得多”。这些属性使这种新的单元设计成为有望超过每单元四位(QLC)的候选方案，以显着提高存储密度并减少堆叠层。
这项技术是在加利福尼亚州旧金山举行的IEEE国际电子设备会议(IEDM)上宣布的。
3D闪存技术通过增加单元堆叠层的数量以及实现多层堆叠沉积和高深宽比蚀刻，以每位低成本实现了高位密度。近年来，随着单元层的数量超过100，在蚀刻轮廓控制，尺寸均匀性和生产率之间进行权衡取舍变得越来越具有挑战性。为了克服这个问题，Kioxia通过在常规圆形单元中分割栅电极以减小单元尺寸(与常规圆形单元相比)，开发了一种新的半圆形单元设计，从而可以在较少数量的单元层上实现更高密度的存储。
与平面栅极相比，由于曲率效应，圆形控制栅极提供了更大的程序窗口，并具有放松的饱和问题，其中曲率效应增强了通过隧道电介质的载流子注入，同时减少了向块(BLK)电介质的电子泄漏。在这种分裂门单元设计中，圆形控制门被对称地分为两个半圆形门，以利用编程/擦除动力学的强大改进。
如下图所示，导电存储层与高k BLK电介质结合使用以提高电荷捕获效率，实现高耦合比以获取编程窗口并减少电子从FG泄漏，从而减轻了饱和度问题。实验程序/擦除特性表明，具有高k-klk的半圆形FG细胞在较大的圆形CT细胞上的程序斜率和程序/擦除窗口中显示出显着的增益。具有出色的编程/擦除特性的半圆形FG单元有望在较小的单元尺寸下获得相对紧密的QLC Vt分布。此外，低陷阱Si通道的集成使每个单元可以具有四个以上的位，例如，如图3所示的五级单元(PLC)。