英特尔刚刚在其HPC开发者大会上公布了其基于Xe GPU架构的产品的最新详细信息

英特尔刚刚在其HPC开发者大会上公布了其基于Xe GPU架构的产品的最新详细信息。英特尔高级副总裁兼架构首席架构师兼架构总经理Raja Koduri在会议上发表讲话，揭示了英特尔首个内部图形架构Xe的第一个架构路线图，以及将嵌入其中的各个产品线。

英特尔详细介绍Xe GPU架构-Ponte Vecchio用于百亿次计算可扩展至1000个EU，XEMF可扩展内存结构，Rambo缓存，Forveros包装，每个欧盟FP64计算能力提高40倍等等!

这里有很多要讨论的内容，所以让我们谈谈Xe GPU架构的第一个方面，即阵容本身。英特尔Xe GPU架构是为各种产品提供支持的一种可扩展架构。英特尔计划提供三种源自Xe的微体系结构。这些包括：

英特尔Xe LP(集成+入门)

英特尔Xe HP(中档，发烧友，数据中心/人工智能)

英特尔Xe HPC(HPC Exascale)

仅从命名方案中，您就可以知道这些GPU的功能。“ LP”关键字代表“低功耗”，而“ HP”关键字代表“高性能”。HPC关键字只是针对高性能计算的体系结构，它将使用我们将要讨论的一系列新的英特尔技术。据说Xe LP约为5W-20W，但可以扩展到50W。英特尔的Xe HP高出一层，应该覆盖75W-250W的细分市场，而Xe HPC类体系结构的目标应该更高，从而提供比其他产品更高的计算性能。

“架构是软件兼容性合同。我们最初计划在Xe内设计两个微体系结构，即我们的体系结构(LP和HP)，但我们看到了在HPC中建立第三个微体系结构的机会。”-Raja Koduri

英特尔Xe类GPU具有如下所述的可变矢量宽度：

SIMT

(GPU样式)

SIMD

(CPU样式)

SIMT + SIMD

(最高性能)

Raja特别谈到了Xe HPC类GPU，因为这是开发者大会的全部内容。英特尔的Xe HPC GPU可以扩展到1000个EU，并且每个执行单元都进行了升级，以提供40倍更好的双精度浮点计算能力。

欧盟将与称为XEMF(XE内存结构的简称)的新可扩展内存结构连接到多个高带宽内存通道。Xe HPC架构还将包括一个称为Rambo缓存的超大型统一缓存，它将多个GPU连接在一起。通过提供巨大的内存带宽，该Rambo缓存将在整个双精度工作负载中提供可持续的峰值FP64计算性能。

“在Xe架构的核心，我们有一种称为XEMF的新结构。这是这些机器性能的核心。我们称其为Rambo缓存。它是CPU和GPU内存可访问的统一缓存。”-Raja Koduri

英特尔将在最新的7nm工艺节点上制造其Xe HPC类GPU。这也是英特尔先前谈到的领先的7nm产品。英特尔将充分利用其新的和增强的封装技术(例如Forveros和EMIB互连)来开发下一代百亿亿次GPU。就工艺优化而言，以下是英特尔宣布的针对其10nm以上7nm工艺节点的一些关键改进：

2倍密度缩放vs 10nm

计划内的节点优化

设计规则减少4倍

EUV

下一代Foveros和EMIB包装

Xe HPC GPU将使用Forveros技术与Rambo缓存互连，而Rambo缓存将在同一中介层上在其他多个Xe HPC GPU之间共享。同样，EMIB将用于将HBM内存与GPU连接。两种技术都将带来带宽效率和密度的巨大飞跃。就像他们的Xeon兄弟一样，英特尔的Xe HPC GPU将配备ECC内存/缓存校正和Xeon-Class RAS。

蓝队的第一个HPC GPU 7nm Ponte Vecchio-2021年登陆Aurora超级计算机

详细介绍了所有关键技术之后，我们直接介绍将采用英特尔Xe HPC架构的首款7nm产品。它称为Ponte Vecchio，一种超大规模GPU，旨在成为超级计算机的下一个单芯片百亿亿级设计。Ponte Vecchio GPU将配备16个基于Xe HPC GPU架构的计算小芯片。